This is the RSS feed for your search, containing the most recent 100 documents matching your query. You can add this search to any RSS can be added to the LID. http://www.wipo.int/patentscopedb/en/rss.jsp?QUERY=wo90%2f07185

And to Go gle

NUMBER

MY YAHOO!

SUE MEDINES

Title

DATA PROCESSING DEVICE COMPRISING A NON-VOLATILE, ELECTRICALLY ERASABLE

Pub. Date Data processing device comprising at least one central data processing unit (2), and at least one non-volatile, erasable and electrically Int. Class **Applicant** Data processing device comprising at least one central data processing unit (2), and at least one non-volatile, erasable and electrically reprogrammable memory (5), at least under partial control of the processing unit. The device is characterized in that it comprises detection memory (5) at least under partial control of the processing unit. reprogrammable memory (b), at least under partial control of the processing unit. The device is characterized in that it comprises detection m of a signal to request the reinitialization of the device's registers, controlling means (7) for inhibiting the application of at least one signal (Vpp a level (RAZ1) sufficient to activate the reinitialisation process. A particularly interesting application of this device concerns more lithic and/or BULL CP8 U EE) essential for programming the non-volatile memory (5) at least when said signal to request the reinitialisation (RAZ) of the device's regist a level (RAZ1) sufficient to activate the reinitialisation process. A particularly interesting application of this device concerns monolithic and/or

## @日本国特許庁(JP)

#### (1) 特許出版公安

# 母公表特許公報(A)

平3-500944

@公表 平成3年(1991)2月28日

Int, Cl.	戰別記号		審 査 請 求 予備審査請求		部門(区分)	6 (3)
G 06 F 11/00	350 B	7343—5B	不利益素的工	不納水		0 (0)
1/24 12/16 15/78	340 R 510 P	7737-5B 9072-5B	·			
G 11 C 16/06		7459-5B 7131-5B	G 06 F 1/00 G 11 C 17/00	350 B 309 F	(:	全 13 頁)

電気的消去可能プログラマブル不揮発性メモリを含むデータ処理装置 ❷発明の名称

> **卸特 顧 平2-501087 602出 頭 平1(1989)12月19日**

❷翻訳文提出日 平2(1990)8月17日 ❷節 陈 出 顧 PCT/FR89/00660

砂国際公開番号 WO90/07185 ⑩国際公開日 平2(1990)6月28日

❷1988年12月20日 ❷フランス(FR) 野88/16788 優先権主張

ウゴン、ミシエル 和 明 者 ブル・セー・ベー・8

の出願人

ř. .

フランス国、78310・モウルバ、リユ・デ・セパージュ、6 フランス国、78190・トラップ、リュ・ユジエーヌ - エナフ (香

地なし)

弁理士 川口 裁雄 外4名 四代 理 人

動指定国 AU, JP, KR, NO, US

#### 放文の範囲

1、少なくとも1つの処理装置(2)と、鉄処理装置の少なく とも部分的な制御下で電気的消去及び再プログラムが可能 な少なくとも1つの不算発性メモリ(5)とを含むデータ処理 システムであって、はシステムのレジスタの再初期化を要 求する信号を検出する手段(8、8b、12)を含み、この手段 が、少なくとも誰システムのレジスタの再初期化を要求す る育記信号 (RAZ)が再初額化を実行するのに十分なレベル (RAZ1)を有する間は不揮発性メモリ(5)のプログラミング に必要な少なくとも1つの個号(Vpp、ME、EE)の送出を抑止 する手段(7、11、15、16、20)を射算することを特殊とす るデータ処理設定。

- 2.再プログラミングの国再プログラマブルメモリ(5)が 少なくともプログラミング電圧(Ypp)の印加を必要として おり、且つ仰止手段(7、11、20)がこのプログラミン選圧 に作用することを特殊とする論求項1に記載の装置。
- 3、算プログラミングの関邦プログラマブルメモリ(5)が その客プログラミングのために書込みバリデーション信号 (NE)及び/又は併去パリデーション信号(EE)の印加を必要 としており、且つ抑止平及がこれらの信号(WE、EE)の一方

及び/又は他方に作用するように具備されていることを特 . 他とする政政項でに記載のデータ処理改量。

4. 株出及び存止手段(7、11、15、18、20)が、真初類化 要求信号を受容する入力(81)を有し再初期化要求信号の第 1レベル(RAZ1)を検出する第1手及(8、8b、18)と、この検 出手段の出力(82)に接続された入力を有する野止回路自体 (7、11、15、16、20)とも含み、再初期化要求信号が終1レ ベルとアクティブレベルとの間にある間は再プログラマブ ルメモリ(5)のアログラミングに必要な少なくともlつのほ 今を卵止せしめる制御信号が卵止手及に与えられるように、 この印止田島が背配後出手及によって制御されるようになっ ていることを特定とする背水項1から3のいずれか一項に 記載のデータ処理美量。

- 5. 卸止回路(7)が検出手及(8、8b)によって制弾される電 子スイッチ (78)であることを特殊とする情求項4に記載の データ処理整置。
- 6、第1枚出手及(8)の出力(83)が、等初期化要求信号が背 記載]レベルに刺達した時に再初期化存金を送出すべく処 理装置(2)の再初期化入力に接続されていることを特徴と する請求項4に記載のデータ処理模型。

#### ⑩日本国特許庁(JP)

#### 10 特許出版公安

### ®公表特許公報(A)

平3-500944

❷公表 平成3年(1991)2月28日

@Int. Cl. *	政別記号	厅内整理哲号	<b>套 查 荫 </b> 来		部門(区分) 6	(3)
G 06 F 11/00 1/24	350 B	7343 — 5B	于備審查請求	未請求	即门(这次)	(3)
1/24 12/16 15/78	340 R 510 P	7737—5B 9072—5B				
G 11 C 16/05		7459-5B 7131-5B	G 06 F 1/00 G 11 C 17/00	350 B 309 F	(全 13	- 頁)

**60**発明の名称 電気的消去可能プログラマブル不揮発性メモリを含むデータ処理装置

②特 類 平2-501087 SOO出 類 平1(1989)12月19日 優先権主張 Ø1988年12月20日Øフランス(FR)動88/16788

◎発 明 者 ウゴン, ミシエル

の出願人

フランス国、78310・モウルバ、リユ・デ・セバージユ、6 フランス国、78190・トランプ、リユ・ユジエーヌ-エナフ (番

地なし)

砂代 理 人 弁理士 川口 義雄 外4名

ブル・セー・ベー・8

⑩抬 定 国 AU, JP, KR, NO, US

#### 競求の範囲

1. 少なくとも1つの処理装置(2)と、競処理装置の少なくとも8分的な制御下で電気的消去及び再プログラムが可能な少なくとも1つの不無発性メモリ(5)とを会むデータ処理システムであって、減システムのレジスタの再初期化を要求する信号を被出する手段(8、8b、12)を含み、この手段が、少なくとも減システムのレジスタの再初期化を要求する育配信号(RAZ)が再初額化を実行するのに十分なレベル(RAZ1)を有する間は不揮発性メモリ(5)のプログラミングに必要な少なくとも1つの信号(Vpp、NE、EE)の送出を抑止する手段(7、11、15、16、20)を制御することを特殊とするデータ処理検索。

2. 再プログラミングの関系アログラマブルメモリ(5)が 少なくともプログラミング電圧( $V_{PP}$ )の印加を必要として おり、且つ即止手段(7、11、20)がこのプログラミン電圧 に作用することを特徴とする論求項1に配取の設置。

3. 再プログラミングの関帯アログラマブルメモリ(5)が その再プログラミングのために書込みバリデーション信号 (NE)及び/又は消去バリデーション信号(EE)の印加を必要 としており、且つ即止手及がこれらの信号(NE、EE)の一方 及び/文は他方に作用するように共通されていることを特 · 位とする首求項2に記載のデータ処理装置。

4. 検出及び印止手段(7、11、15、16、20)が、再初類化 (8 要求信号を受容する入力(81)を有し再初期化要求信号の系 1レベル(RA21)を検出する第1手段(8、8b、19)と、この検 出手段の出力(82)に接続された入力を有する印止回路自体 (7、11、15、18、20)とを含み、再初期化要求信号が第1レ ベルとアクティブレベルとの間にある間は再プログラマブ ルメモリ(5)のプログラミングに必要な少なくとも1つの信 号を即止せしめる制御信号が知止手段に与えられるように、 この印止回路が育配核出手段によって制御されるようになっ ていることを特徴とする間求項1から3のいずれか一項に 記載のデータ処理監督。

5. 抑止凹路(7)が検出手段(8、8b)によって刺巻される電子スイッチ(78)であることを特殊とする精楽項4に記載のデータ処理数量。

6. 第1枚出手段(8)の出力(83)が、再初間化要求信号が静 記第1レベルに到達した時に再初間化合今を送出すべく処 性數置(2)の再初期化入力に接続されていることを特徴と する論求項4に記載のデータ振躍結論。 7. 再初用化要求係与の第2レベル(RAZ2)を放出する第2年 段(10)を含み、この手段の出力が基理額置(2)の再初期化 入力に贷款されており。プログラミングに必要な少なくと も1つの信号の印加が第1後出手段(8、8%)によって即止さ れたほで処理経度(2)への再初額化命令印加の妥当性が確 ほされ、且つ非止解除が第1後出手段によって許可されな いうちは再初期化命令の妥当性が無効にされるようになっ ていることを特徴とする辞求項4又は5に記載のデータ処 展節度

8.システムを電源に接続して供給電圧値(Vec)が接置の 陰理回路の正確な機能に必要な最低値(Vec min)に到達し た時に再初期化要求信号を送出する関値検出器のような手 及(13)を含むと共に、作動中に再初期化を要求する内部手 及も含み、抑止手及(7、11、15、16、20)がこれらの等初 用化要求信号の一方又は他方を哲平に考慮するように接続。 されていることを特徴とする請求項4から7のいずれか一 項に記載のデータ処理設置。

9. 卸止手段が少なくとも1つのレジスク(11、15、16、20) を含み、このレジスタの入力の1つが再初期化信号を受信 し、このレジスタの出力が再アログラマアルメモリ(5)の

11. 直列入力及び、並列出力を有する単一のシフトレジスタ (20)を含み、このレジスタの各出力の信号が組合わせ回路 (21)に送られ、この組合わせ回路 (21)が再プログラマブルメモリ (5)のプログラミング 飼育入力 (Yon、NE、EE)の数と開致の出力を備まていて、所与のプログラミンダモード (表込み又は部分的もしくは全面的需会)の要求が出された時に、レジスタの内容に応じて、重択されたプログラミングモードに必要な信号の印加だけを許可するようになっており、このレジスタの入力が処理装置の1つの出力 (CC)に複続されていることを特徴とする指求項10に記載のデータ処理接続。

12. アログラムメモリ(3)と、このアログラムメモリ(3)に 常駐の再プログラマブルメモリ(5)の書込み又は清会を朝 毎するアログラムとを合むことを特数とする意志項 1 から 11のいずれかー項に記録のデータ処理設置。

13. アログラムメモリ(3)と、このアログラムメモリ(3)に 常駐のアログラムであって選択されたアログラミングモードに応じてレジスタのローディングを実行させるアログラ ムとを含むことを特別とする値求項7から11のいずれかー 項に記載のデータ処理装置。 特表平3-500944(2)

アログラミングに必要な少なくとも1つの信号(Top、WE、EE)を解析する手段(21)に検検されており、このレジスタが再初類化会会によってアログラミングの印止に対応するコンフィギュレーションに配置されるように積成されており且つアログラミングを許可するように貧レジスタをロードせしめる単一のコンフィギュレーションを有し、レジスタのローディングが処理数数の適当な出力(CYpp、CNE、CEE)を介してシステムのクロックと同類して実行されるようになっていることを特徴とする検求項8に記載のデータ
基項金数

10.1つのレジスタ(11、15、16、20)が直採入力及び並採出力を有するシフトレジスタであり、このレジスタのローディング入力がプログラミングの要求に次ぐローディングルーチンの実行時にローディングできるように処理数据(2)に世続されており、このレジスタの出力が組合わせ凹路(21)を介して互いに依続されており、なレジスタが単一許可コンフィギュレーションでロードされた時にプログラミングに必要にほ号の少なくとも1つを印加すべく許可信号が送出されるようになっていることを特徴とする預求項9に記載のデータ処理数置。

14、動物アログラム及びローディングアログラムが組合わせられていることを特位とする額求項12又は13に記載のデータ処理検定。

15. 制御アログラム及び/又はローディングアログラムが 所与のアログラミングモードの要求に次いで処理装置(2) により揮発性メモリ(4)にロードされた命令に基づいて実 行されるようになっていることを特徴とする請求項12から 14のいずれか一項に記載のデータ処理装置。

18. 算アログラマブルメモリ(5)の所与のプログラミング モードの要求に次いで得発性メモリにロードされた命令が プログラミングの完了と同時に消去されるようになってい ることを特徴とする論文項12に記載のデータ処理装置。 17. モノリシック自動プログラマブルマイクロプロセッサ の構造を有することを特徴とする論文項1から15のいずれ か一項に記載のデータが開始質。

#### 明相中

## 磁気的消去可能プログラマブル不揮発性メモリを含むデー ク処理染質

本売明は、マイクロプロセッサのような処理装置を少なくとも1つ合むと共に、この処理装置の制御下で少なくとも制分的な電気的消去及び再プログラムが可能な不得発性メモリを少なくとも1つ合むデータ処理装置に係わる。

データ処理システムでは、装置を電源に接続した時又は 設置への始電を停止した時に変化してはならないデータが 不揮発性メモリに配性される。使って、特に装置のオペレ ーティングプログラムを含む合令の少なくとも一部は不得 発性メモリに書込むことができる。合令を配性した不得発 性メモリは過常は消去不可能である。しかしながら、プロ グラマブルな不得発性メモリ、即ち記憶内容を変更できる 不復発性メモリも存在する。

この種のメモリには、例えば無外線照射等によって予め 情去しておかないと配性内容を変えることができないもの がある。このタイプの算プログラマブル不復発性メモリは、 再プログラミングを行うのに少なくとも消去股階で外部か らの物理的介入を必要とするため、再プログラミングを完

ようにする。公知の回路では通常電波が熱理回路に必要な 電圧を供給し、不毎発性メモリのアログラミングに必要な 電圧はダイオードボンアのような交換器によって得られる。

指理回路の供給電力と不得見性メモリのプログラミング に必要な供給電力とが同じであるようなシステムも明らか に考えられ、実現可能である。その場合は変換器が不要に なる。

電気的液去・算アログラマブル不得発性メモリの重要性 は明らかである。なぜなら、この器のメモリは外部からの 介入なしに処理整理の指令によって定律アログラムできる ため、例えば処理整置自体がその中のアログラムを交更し 件、又は或る使用類型中に次の使用に必要なデータを次の 使用又はそれより使の使用の間にも変更できる状態で害込 めるからである。

例えば、無行の払込及び払出に使用されている。少なくとも1つのマイクロプロセッサと1つの不得発性メモリとを 含むマイクロ回路カード使用デーク処理システムはその例 である。この種のメモリは、審理される作方及び/又は貸 方並びに発高の記録を保存するために組込まれる。これら の記録は使用句に変化し得るデータであるが、このデータ 转表平3-500944(3)

全に処理を置だけで制御するようなシステムでは使用できない。この問題を解決するために、データ処理システムで一般的に使用されているレベルに対してコンパチブルなレベルの電気信号を適用することによって書込み又は補去を実行する客プログラマブル不得発性メモリが設計された。このメモリは通常、英語のelectrically eresuble progressable reed only memoryの双文字をとってEEPRONと呼ばれる。

以下の説明では、「アログラミング」という用語は広い車 味で使用され、メモリの内容を発更させる様での動作、即 ちメモリの書込み又はその内容の少なくとも部分的な指去 を重味する。

例えば、公知の放理回路には54の電圧が供給されているが、電気的消去・再プログラマブル不懈発性メモリのプログラミング電圧の延囲は通常的12~204である。内容の変更に必要なエネルギが小さいことから、設理回路に必要な電圧と当該装置に抵込まれた不揮発性メモリのプログミング電圧とを同一の電響から供給するデータ及理装置が設計された。これら2つの必要な電圧の一方には設定全体の供給電力が対応し、もう一方の電圧は変換回路を介して得る

はシステムの実行にとって重要であるため保存しておかな ければならない。

制施、プログラミングは外部ワードからの要求に応じて 実行することもでき、その場合は処理協能がその要求の正 当性をチェックし且つオペレーションの通程をモニターする。

少なくとも1つの処理数置と1つの領虫・電気的プログラマブル不得発性メモリとを含むデータ処理装置は、単一高数を用いて1つのセットとして形成し得、その結果モノリシックマイクロプロセッサが得られる。このモノリシックマイクロプロセッサは、不振発性メモリに書き込まれたデータをマイクロプロセッサ自体が外部からの介入なしに変更ができる場合は、任意に光学的にセルフプログラマブルにし得る。

しかしながら、このタイプの構造は電板が1つの場合に は同様がある。なぜなら、或る機の一時的機能状態では、 処理機能が監視を行っていない時に不算発性メモリの内容 が低って変更される事故が発生し得るからである。

実際、処理協士の路理団件の様でが安定しているわけで はない時には、プログラミング電圧及び指令信号がでたら めた切替えられる事態が生じ得る。

プログラミング電圧は不採発性メモリの内容変更に必要な電圧、即ち参込み又は初去に必要な電圧である。この電圧は変更及時で対応する物令信号、即ち参込み又は消去の 受当性を確認する信号と同時に与えられる。

この種のでたらめな変更現象は特に、映画を電源に復意した時、又は電響を切った時に発生し得る。保管の論理アセンブリの責好を複雑に必要な最低限のレベルが存在しないうちに、又はこのレベルが存在しなくなってから、変換が不得発性メモリのアログラミングを行うのに十分なレベルの電圧を供給するような事態も生じ得る。このようなアログラミング電圧が印加され、それと同時に所去又は書込みの受当性を確認する信号がメモリ回路に一時的に報送されると、併去又は書込みの命令が実行される。その場合は情報が完全に制御不能な状態で変更されるため、装置全体が全く予測不可能な単動を示し始め得る。

また、このような現象がシステムの数項回路の再初期化 段階で、即ち処理機能が作動をまだ完全には制御していないうちに前記回路の数低作動電圧に到達した場合に発生す ることもあり得る。ここで智慧すべきこととして、再初期

即止手段を解放するように構成される。そのために、プログラミング電圧の印加を抑止する四路を運転させて、 装置を電源に發表してからこれらの四路が安定するまで成る程度の時間にわたりこれら回路の作用を停止させるようになっている。 再初期化命令は、これらの四路の動作が停止した度後に送信される。

このような特徴は不適切と含える。なぜなら、背配向止 機関はメモリに接続された何時の再初額化段階では作動せ ず、更に重要なことに、メモリを接続すべき処理機関が不 律売性メモリに属する個時のアロセスとは全く異なるプロ セスによって再初期化され得るという事実を全く非慮しな いからである。

その結果、電源への接続の後で所定の時間にわたってアログラミング電圧の印加を抑止する遅延回路が不得発性メモリを配置し得る様での環境に必ずしも適合しなくなり、特にレジスタの再初期化を完全に安全には実行できなくなる。特に、前記再初期化及附で不採売性メモリのでたらめなアログラミングが抑止されなくなる。

本発明の目的は、前述の問題を解決すべく、あとで装置 を使用する時に連合を行う必要を作わずに、不復見性メモ 特表平3-500944(4)

化段階は数クロックすイクルにわたって将収し得、その間 に不得発性メモリの書込み又は消去が生じることもある。

これらの問題は、不得発性メモリを包囲する回路への供

はな力が十分なレベルに到達しない限りプログラミングな 圧の印加を抑止するようにできる団路の実現によって部分 的に解決できる。例えば、電気的領法・再プログラマブル 不解発性メモリについて論じた「atal 社出版の" Hasory Cosponents Hendbook" 1983年版の第5章には、供給電圧が 十分なレベルに到達しないうちはプログラミング電圧及び /又は妥当性確な(バリデーション) 体号の切響えを抑止する 意味の事込み又は消去保護質度が記述されている。この ために、不得発性メモリでは、プログラミング電圧が研去 又は電込み合令に応答する電子スイッチを介して切裂えら れるようになっている。論理団路への供給電圧が必要最低 級のレベルに到達しないうちは論理団路の供給電圧を創定 する団路が解記スイッチをp止するため、プログラミング な圧の切響えは抑止される。

また、食配文献に記載されている故様は、メモリの書込み又は携去が開始される前に必ず実行しなければならない 不復見性メモリのチェックを行う回路の再初期化の底的に

リを組込んだシステムの再初期化投資で不祥発性メモリの プログラミングを抑止できるようにする手段を提供するこ とにある。

本発明では、再初知化命令又は信号がシステムの数々の 観域に与えられない限り再初期化は生起し待ないという事 実を利用する。再初知化命令は再初期化要求に応じて発生 する。この再初期化要求は、例えば最繁を電源に接続した 時のように、最低作動電圧に到速した後で自動的に発生し 待る。あるいは、再初期化要求が設置自体からの要求もし くは作動中にユーザから出される要求に応じて発生するこ ともある。この要求は再初類化要求保存に変換される。

この再初期化命令の発生は本発明の範囲には含まれない。また異知のように、再初期化要求信号は、そのレベルが設置によって考慮されその結果再初期化命令が送出されるような場合にはアクティブと称する。この信号は、再初期化命令を送出できないようなレベルを有する時はイナクティブである。再初期化要求信号はシステムに応じてHIGB状態でアクティブになるか又はLOW状態でアクティブになる。この信号は、該信号の値が例えば設置の公称作動を圧に近くないと再初類化が生命しないという場合に、BIGB状態で

アクティブになり且つLOM状態でイナクティブになる。この場合、類は号がイナクティブになるためにはその値がゼロでなければならない。この信号はまた、数は号を選ぶ等体がゼロ電位の時に再切離化実行のために身直され且つこれらの事体が公案作動電圧に近い電位を有する時は再切離化が生起しないという場合に、LOM状態でアクティブになり且つBICB状態でイナクティブになる。

少なくとも1つの処理設置と、少なくとし該処理設置の 個分的制御下で電気的消去及び再プログラ<del>本が可能</del>な少な くとも1つの不御発性メモリとを含む本発明のデータ処理 装置は、論理回路の再初期化要求体与のレベルを検出する 手段を含み、この手段が、少なくとも再初期化要求体ラが アクティブになるレベルを有する間は不得発性メモリのプログラミングに必要な少なくとも1つの体与の退出を即止 する手段を制即することを特徴とする。

このように、本発明は電流への複数後に疑験的に選覧を 扱ける代わりに装置等に一定した値を使用するため、極め て有料である。実際、公称作動電圧が例えば5Vであり且つ 再初期化位号がLON状態でアクティブになる設置の場合は、 再初期化要求信号の値がゼロに近いことを確かめるだけで、 特表平3-500944(5) 第年の印加を印止することができ

プログラミングに必要な電圧の印加を印止することができ 。

また、公知の先行技術の装置では、作動中に又は電量への登録技に再初期化が行われた場合にはプログラミング電圧の印加を抑止することができなかった。なぜなら、これら先行技術の経費では、プログラミングの印止を駆動する。本発明では、プログラミングに必要な電圧の印加を、再初期化学、求信号の発生時点に関係なく抑止できる。また、本発明で使用する手段は、プログラミングに必要な電圧の印加化信号の持載時間全体にわたってアクティブである信号がプログラミング電圧印止手及の制御に使用されるからである。美趣、再初期化命令は要求信号がアクティブの時にだけ存在

本売明は、処理機能が不復発性メモリのプログラミング を程度の差ばあれ部分的に制算するあらゆるタイプのデー タ処理装置に適用できる。即ち、本発明は特にセルフプロ グラマブルマイクロプロセッサ及びモノリシックもしくは 非モノリシックマイクロプロセッサに適用し待る。

本発明の他の特徴及び利点は、無対図面に基づく以下の説明で明らかにされよう。

然付回面中、第1回は本発明のデータ処理装置の一実施 例を示す説明図である。

第2回及び第3回は抑止手段の2つの実施例を夫々の環境 と共に示す説明的である。

第4回~第7回は本発明のシステムの別の実施例を示す数 明回である。

第1団に本発明の装置の第1実施例を簡単に示した。

この設置(1)は英語ではROMと呼されて称されるリードオンリマメモリ(3)に記憶されたプログラムを実行する処理 数置(2)を含む。

この処理技能は英語ではRAMと噂されて称されるランダムアクセスメモリ(4)を含むか又はこれに接続され待る。

この処理装置はシステムの供給電圧Yccを受持する。 本見明の装置は、電気的に補去し得るアログラマブルなタ イプの不律見性メモリ(5)6 含む。以下の説明ではこのメ モリを再プログラマブルメモリと称する。

幸込み又は消去を実行できるように、再プログラマブル メモリ(5)はプログラミング電圧入力Vopと、書込みパリデ ーション信号NEと、視去バリデーション信号EEと、データ ラインOnと、アドレスラインAnとを含む。デークライン及 びアドレスラインの管理は処理装置(2)によって公型の方 法で行われ、処理装置(2)と放メモリのアドレスライン及 びデークラインとの間にはデータバス及びアドレスバスが 接続されている。図面転車化のため、これらのバスは一部 しか図示しなかった。再プログラマブルメモリ(5)はクロッ ク信号入力CLも含む。クロックは含数データ処理装置に延 するか又は数データ処理装置に接載すべき第8の数置に延 し得る。

書込み又は消去が処理装置(2)によって管理される場合は、書込みパリデーション信号ME又は消去パリデーション 信号EEが処理装置の対応出力CNE及びCEEから送出され、不 提発性メモリ(5)の内部へのプログラミング電圧Vppの印加 が処理装置から出される対応する要求に従って実行される。

このような装置を含むマイクロ回路カードを銀行の裏店 に使用する場合には、クロック信号が外部信号から得られる。

また、者込み又は併去のパリデーションは使用するメモリのテイブに応じて異なる方法で実践することができ、相

権的な入力が必要をこともあり得る。第1回は、アログラミング電圧が通常は単数で与えられるのではなく、書込み 又は済去命令と最合わせて与えられなければならないこと を示すものである。

また、書込み又は信去の要求がメモリに伝えられない間はプログラミング電圧Vppが発止されるように、再プログラマブルメモリ(5)内の内部回路又は該メモリに接続される団路を兵機する。これらの回路は公知であり、歯面循明化のため図示しなかった。

これらの国路は本見明の範囲には含まれないが、例えば本明報書の管理で記述したintelの出版物に詳述されている。これらの内部回路は温常、アログラミング電圧からの変化を内部で管理するために、不存発性メモリの入力NEXはIIにおける要求の存在を検出する。

プログラミング電圧Vppはシステムの設理回路に必要な供給電圧Vceから得ることができる。この電圧Vceは処理領理の入力の1つに直接印加し、現在の技術では殆どの場合がそうであるようにこの電圧が電圧Vppと異なる場合には、この供給電圧からプログラミング電圧を得るべく実換器(8)を具備する。例えば、公教供給電圧Vccが5Vであり且つ公

に目動的に行われるようにできる。その場合は、供給電圧 Veeを制定して、例えば最低作動電圧Veesinに到達した電 後に、又は供給電圧の値が最低値と公称値との間にある時 に、再初期化信号を送出する回路を使用する。

好ましくは、第1因に示すように、再初期化信号レベル 検出器(8)が処理装置(2)に再初期化命令を送る機能も果た すようにする。そのためには、検出器(8)の入力(81)が何 とばシステムを電源に接続した後で送出された再初期化信 号を受信するようにする。この再初期化信号を得るための 手段は因数簡明化のため図示しなかった。

育記後出着の出力の1つ(82)はアログラミング電圧弾止 手段(7)の入力の1つに接続されており、背配被出資の別の 出力(83)は処理装置の再初期化入力に世間される。このような構造では、背配検出器の入力に出現する再初期化信号 のレベルが十分ではなく、この信号が再初期化要求を正当 化するものではないとみなされる間は、非止手段(7)の入 力の1つに接続された検出料(8)の出力(82)からアログラミ ング電圧の印刷を許可する信号を进出することができる。 後述のように、即止手段(7)は、装置の旋環回路の作動電 圧が最低値に適していない場合にアログラミング電圧の印 特表平3-500944(6)

本プログラミング電圧Vopが18Vの場合は、交換器(8)がダ イオードボンブを含み得る。

本見明の貧度(1)は、再初期化の間はアログラミング電圧Vppの印加を印止する手段(7、8)を含む、そのために、実施例の1つでは、設置の再初期化を要求する信号RAZの電圧の値を測定する独固計(8)を具備する。この被出品は出力からアログラミング電圧即止手段(7)を制御する信号を逃出して、再初期化値号の値が再初期化を実行させるべく分割できるような値である限り、即ちこの信号がアクティブであるとみなされ始める面値RAZ1に対達している場合には、資配電圧の印加を即止させる。

再初期化信号がLDM状態でアクティブになる時は、再初 別化要求信号被出手及がこの信号のレベルを被出し、その レベルが背記間値以下の場合にはアログラミングに必要な 電圧の印加が抑止されるようにする。逆に、背記信号が HIGH状態でアクティブになる時は、再初期化要求信号がシステムの論理団路の公配作動電圧の像に近いレベルに到達 した時にアログラミング電圧の印加が抑止されるようにする。

再初期化要求は公知の回路によって、電源への再修住時

加を抑止する信号を送出する被出路(9)によっても主制例 される。従って、快出器(8)の入力(81)に再初期化要求信 号が存在していない時に作動電圧が最低信に到達すると、 野止手段(7)がアログラミング電圧の印加を許可するよう になり、再プログラマブルメモリのプログラミング要求が 出されていればこれを考慮できるようになる。

第1入力(82)が訂記状態にある場合には、再初期化像号がアクティブとみなすには不十分であるため、被出器(8)が処理検護(2)の再初期化が起こらない状態に対応する像号を出力(83)から送出する。

被出稿(8)はヒステリシスのない関値被出籍であるのが 好ましい。そうすれば、入力(81)に与えられた再初期化信 号の値がこの信号の妥当性を契めることができるような値 になるとすぐに出力(82、83)が変化して、抑止手段(7)が 起動すると同時に処理装置の再初期化を実行せしめる命令 が試処理装置の入力に与えられるような状態になる。逆に、 被出題の入力(81)に与えられた信号のレベルがこの信号を アクティブとはみなせないようなレベルの場合には、出力 (82、83)が逆の状態に変化する。例えば、製質の簡信問格 の公本作動写圧が54であれば、検出品の出力に変れるレベ ルは、映出計の入力(81)に与えられた信号が状態変化の国 値を超えるとすぐに0から5V又は5Vから0Vに変化する。

また、検出器(8)の状態変化悪値は、再初期化信号のア クティブ状態がLON状態であるか又はTICH状態であるかに よって異なる。例えば、入力(81)に与えられた異初期化更 求信号をLON状態でアクティブとみなさなければならない - 場合、即ちこの信号の値が公称作動値とゼロ値との同で変 化し得る場合には、再初期化信号の出現が、後出器(8)の 入力(81)に与えられた信号の公計値とゼロ値との間の遷移 となって現れる。逆に、殺世のレジスタをゼロにリセット した後で再初期化信号が消えると、検出器の入力に与えら れた信号がゼロ値から公称値に変化する。規言すれば、そ のような場合には、出現する再初期化要求信号が検出器(8) の入力に与えられた信号の技器となり、再初期化要求信号 が演奏すると同一入力に貧齢が出現する。従って、好まし くは、状態変化関係が公称供給値とゼロ値との間にあるよ うな関係後出替を放計又は選択するだけでよい。例えば、 回路の公称作動電圧を5Vとすれば、再初期化信号がLON状 鮮でアクティブになる時は被出着の入力(81)に与えられた は今が約49である時に状態変化が起こるように関係検出器

回路(8)とを含むこのアセンブリは電子関係スイッチを備える。このスイッチは、再初期化要求信号RAZが十分に高い値RAZ1、即ちシステムの論理回路の再初期化を生態させるべく技信号を考慮することが可能な値に到達した時に、変換器(6)の出力電圧を再プログラマブルメモリ(5)の入力に印加せしめる。

書込みパリデーション会令NE及び得去パリデーション会令EEは処理發電(2)から出される。処理検電(2)の物理回路が安定していない間は、書込み又は消去パリデーションは号が誤って不懈発性メモリに退出され得る。そこで変形例の1つ(図示せず)では、これらの信号を抑止する四路を具備する。この回路はやはり固備被出る(8)によって主動調され、再初期化信号が十分に高いレベルに到達していない間は処理装置(2)から出される前途のごとを信号の送出を抑止する。但し、いずれの場合も、プログラミング電圧Vpp抑止手段(7)は具備しておかなければならない。なぜなら、再プログラマブルメモリ(5)の内部電子団持に属する一時的信号が特に該メモリの書込み又は消去パリデーション回路で発生し得、その結果、特に電温への後硬時に、動物不可能なデータ書込み又は併去が再プログラマブルメモ

特表平3-500944(7)

を選択し、再初期化信号がNICII状態でアクティブになる時は状態文化関係が例えば27になるように関係技出器を選択する。これらの係は限定的なものではないが、状態文化係が再初期化信号がアクティブではない時のほに近いことが望ましく、但しこの信号のイナクティブ状態とアクティブ状態との間の状態文化が再初期化時間の損失を回避すべく極めて急速に考定されるのが好ましいことを示している。このようにすれば、是理技能への有効な再初期化命令と、抑止手段(7)によりアログラミング電圧の印制を抑止生起させる信号とをかなり迅速に与えることができる。

戦って、書込みバリデーション命令が再プログラマブルなメモリ(5)の書込みバリデーション入力#Eに与えられるか、又は消去バリデーション合令が育配メモリの損去バリデーション入力EEに与えられても、再初期化が実施されていればプログラミング電圧Vppが卵止されるため質配合令は実行されない。

変換器(6)を具備する場合には、再図に示すように、この変換器の出力と不準発性メモリのプログラミング電圧 Vap入力との間に卸止手段(7)を配置するのが容ましい。

実際、和止手段(7)と卵止間値RAZ1を検出する関係検出

リ内で生居し得るからである。

このような理由から、書込み又は消去パリデーション別 止回路が存在する場合でも、アログラミング電圧印加抑止 手段(7)は異僻しておくのが好ましい。

第1図には、入力が当該設置の供給電圧Vocを受給し且つ出力がプログラミング電圧卸止平及(7)に登続された回路(9)も示されている。この回路(9)は関値検出器であり、供給電圧Vocが所与の値、即ち当該供置の論理回路が正確に提続するための最低値を下回る毎に、プログラミング電圧の印加を抑止する機能をもつ。この回路はそれ自体公知であり、本明編書の罪入部分でも言及した。この回路は、設定の再初知化段階の間中アクティブである本発明に特異的な回路を補足するものとして、電源への情読時、設置への特電の切断時、又は事故による電圧の低下時に、プログラミング電圧の印加を印止させることができる。

この検出器(9)と抑止手及(7)との協能による機能は、アログラミング電圧の印加を抑止する貸配手及(7)と協能する再初期化信号レベルRAZI検出器(8)と相様的であり、供助電圧Vocのレベル又は再初期化要求信号のレベルがコンパチブルでない場合にはアログラミング電圧Vppが再プロ

グラマブルメモリ(5)の対応する入力増子に与えられない ようにする。

第2回は、再初類化信号の低だけを考慮して、再プログ ラマブルメモリ(5)へのプログラミング電圧印加の許可又 は卵止を決定する場合の抑止手段(7)の実施例の原理を示 している。この印止手段(7)は例えば、再初刻化位号がア クティブでなくなった時にプログラミング電圧Vppを通す ことができるオール・オア・ナッシングトランジスタアセン ブリ(73)を用いて構成する。そのためには、抑止手段(7) の内部回路を、トランジスタアセンブリ(78)の新加電塩 (74)に再初期化要求信号信徒出回路(8)の信号が受信され るように配置する。卵止手段の入力(71)は交換器(6)の出 力に接続されるか、又は一量的にはプログラミング電圧侠 韓国路が論規国路供給回路から独立している場合にはこの プログラミング電圧供料回路に接続され、卵止手及(7)の 出力(72)は客アログラマブルメモリ(5)のアログラミング 単圧Ypp入力に接続される。例えば、抑止手段(7)の入力 (71)に与えられた信号はNOSトランジスタアセンブリのド レインに転送され、出力 (72)は 旅アセンブリのソースに接 欲される。その場合は、新領電極とアースとの間、即ちが

すれば、電圧が例えば4Vになるとすぐにプログラミング電圧の印加を許可する信号が検出器(3)から送出される。

この場合は、制御手段(7)を倒えば次のように構成する。 同述のごとを第1トランジスタ(73)を超込んで、その電弧 の一方が変換器(6)からの信号を受信するようにし、もう 一方の電磁は卸止手段(7)の出力(72)を介して再アログラ マブルメモリ(5)の ¥33入力に惊殺し、且つ制御電艦(74)が 再知期化要求信号のレベルを測定する検出器(8)からの信 号を受信するようにする。更に、抵抗器(75)と検出器(8) の出力及び第1トランジスタ(73)の制御電板(74)の共通点 との間に第2トランジスタ(76)を挿入し、その制御電極(77) を供給電圧検出器(9)の出力に接続し、第2電板を前記共通 点に接続し且つ第3電影を低低器(75)に曲続する。

この場合は、再初期化要求信号検出得(8)を介して第1トランジスク(78)の制御電価(74)に信号が与えられた時に第2トランジスタ(78)が課電性でなければ、第1トランジスタが審電性になる。アログラミングを抑止すべく第2トランジスタを導電性にするためには、その制御電極(77)に信号を与えなければならない。供給電圧がシステムの論理回路を正確に作動せしめる最低値より低いことが検出器(9)に

持表平3-500944(日)

ートとアースとの間に低状器(75)を配置する。

検出回路(8)はヒステリシスのない関係検出器であるのが好ましい。この回路は、再初期化信号がアクティブでなくなった時にトランジスタアセンブリ(73)を専定性にする信号が出力から送出されるように避吹される。

このようにすれば、其初期化要求信号がアクティブになった時に、アログラミング電圧Vppの印加が抑止因為(7)によって取けされる。

第3回は、再アログラマブルメモリ(5)へのアログラミング電圧Voeの印加を向止するのに、再初期化要求信号だけでなく、装置の強理回路の供給電圧のレベルも考慮する場合の製明回である。この場合は、制御手段(7)が、再初期化信号のレベルに係わる機出器(8)からの信号表び/又は供給電圧のレベルの検出器(9)からの信号を取扱うように構成される。検出器(9)は関値検出器でもあり、供給電圧が最低値Voesis、即ち強強回路が正確に機能し始めるときの値と公条供給電圧Voesosとの間にある時は、アログラミングの要求が出されていればこれを許可すべく出力から抑止手段(7)に制御信号を送出する。例えば、公称供給電圧が5Vの回路の場合は、強強回路が3Vで正確に機能し始めると

よって技出された時がこれに当たる。

の協、他の任意のナイアのアセンブリも使用できる。然 付図面は本発明の破倒の動作原理を説明するための非限定 的実施例に過ぎない。何よりも重要なのは、アログラミン グ電圧抑止手段(7)が、供給電圧が正確であり且つ再初期 化信号がアクティブでない時にアログラミング電圧Yppの 印加を許可する故制器スイッチを含むことである。

また、同図では被出碁(8)の出力が1つであって、即止手段の制御電衝と発理設置(2)の再初期化入力とに接続されている。これは、制御及び再初期化の両方に同じ信号レベルを使用することができるような手法を用いる場合に適用できる。

しかしながら、初記回路は、プログラミング電圧の印制が再初期化命令の補失と同時に許可されるという欠点を有する。即ち、種々の回路の応答時間に配因して、プログラミング電圧印加の弾止を解除する命令が再初期化命令の消失的に今度される事態が発生し後、それと同時に中央処理回路で制御不可能な補去又は書込みをバリデートする一時的現象も起こり得るため、プログラマブルメモリにでたらめな情報が配慮されることがある。

そこで、第4回に示す原理に基づく変形的では、回路の 再初期化要求信号のレベルを検出する2つの回路を具備す る。そのうち、第1枚出回品(8b)の出力はプロダラミング 電圧即止手段(7)に接続し、第2検出回路(10)の出力は処理 彼星(2)の再初期化入力に接続する。これら2つの後出回路 (8b. jo)は異なる後出間値RAZ1、RAZZを有し、そのためこ れらの回路の入力に再初期化製求信号RAZが現れると、第2 回路(10)が処理装置(2)の再初期化のための信号をアクティ ブにする前に、第1回時(8)が手段(7)を抑止する信号を迅 出する。その結果、再初期化要求値号が現れた時は、再初 脳化命令が与えられる前にアログラミングを圧の印加が抑 止されることになり、検出団路(86、10)の入力に与えられ た真初な化質求は号がアクティブ状態からイナクティブ状 撃に変化した時は、処理装置(2)の対応入力に与えられた 再初期化命令が研失した後で卵止解除が実行されることに なる。従って、確々の新興信号の印証の合同に入力量のシ ーケンスが得られ、そのためシステムの動作上の安全性が 増加する。

このようにして、いずれの場合にも再初期化の質に即止 が行われ、再初期化が終了した後で即止が解除される。

れるプログラムドシーケンスに応じて異行され、例外的に 再初額化が信号の消失後まで待接し得る場合もある。

上述の変形例とともに説明した模式は、再初期化要求信号がアクティブでない時にプログラミング電圧印加の許可が与えられるようになっている。しかしながらこのような場合は、対応する命令が発生すると、再初期化が光丁する 前に窓図に反して、アログラミング電圧印加の許可がおり た時点で書込み又は很去が誤って開始されることがある。

第5図に示した変形例では、再初間化更求信号がアクティブでなくなった時に再初期化が完了しないうちに譲ってアログラミングが行われるのを助止することができる。

この本発明の装置は少なくとも1つのレジスタ(11)を含み、このレジスタの出力が再プログラマブルメモリ(5)のプログラミング電圧Vooを抑止する手段(7)に接続されており、このレジスタの再初期化入力が組合わせ回路(12)を介して、電源への接段時に自動的に再初期化を生起させる回路(13)に接続される一方で、好ましくは再初期化要求信号・レベル検出器(8)を介して、作動中に募業の再初期化を要求するラインにも登載される。その結果、前記信号は所定の関係から今息され始めることになる。レジスタ(11)のデ

特表平3-500944(9)

使って無4図の回路は、負金の回路を再知紹化をせる心 令が消失してからアログラミング電圧の印加が許可される ため、後めて強力である。更にこの回路は、表低供給電圧 に到達していない間はアログラミング電圧を抑止する手段 を含むため、最低作動電圧に到達した時及び再初期化信号 がアクティブでない時以外は、電源への登録時にアログラ ミング電圧の印加が許可されることはあり得ない。供給電 圧が電阻に反して低下するか又は該電圧を故事に低下させ た場合は、供給電圧検出回路(9)の存在によって、供給電 圧が正確な作動に必要な最低値以下になるとアログラミン グ電圧Vos印加の許可が即止される。

しかしながら、これらの交通例の設置には、再初期化時 にアログラマブルメモリ(5)で得去又は着込みが扱って行 われる危険が依然として存在し着る。

実際、葛紀安好例では、プログラミング電圧を印加する 許可が再初期化命令の消失と何時に与えられ、又は資配許 可が再初期化命令の消失より遅れて与えられてもその遅延 がかなり違い再初期化信号の電圧レベルの選び速度にのみ 依存する。

再初期化は通常、システムのクロックによって主動師さ

ータ入力は中央処理装置(2)によって制御されるように中央処理装置のデータ出力に投続される。

レジスタ(11)は更に、システムを主制等するクロック(14)に提供されている。

この図には、供給菓Veoとプログラミング電圧抑止手段 (7)との間に実換替(8)も示されている。

例えば自動再初期化回路(13)は、供給電圧Vecがシステムの強用回路の正確な作動に必要な最低値に到達すると内 時にレジスタ(11)の再初期化命令を送出するパルス発生器 に接続された電圧検出器を含む。レジスタ(11)はその再初 類化が終わると出力から信号を送出して、即止手段(7)が 再プログラマブルメモリ(5)へのプログラミング電圧の印 加を即止するようにさせる。

アログラミング電圧和止手段(7)が再アログラマブルメモリ(5)へのアログラミング電圧の印加を許可するようなコンフィギュレーションにレジスタ(11)をその出力が再初 別化時の状態と反対の状態をとるようなコンフィギュレーションにロードしなければならない。そのためには、処理

ほされるようにする.

このようにすると、実際に済会又は書込みの必要がある 時に、処理疑定の要求のみによってアログラミングは圧の 印度が許可されるコンフィギュレーションにレジスク(11) が配置されるため、装置が極めて独力になる。非止手段(7) は書込み又は消去が不要な時に必ずアクティブになり、使っ て安全性は高い。

実施例の1つでは、レジスタ(11)が基本的記憶セルを含む。このセルは再初期化時の所定の状態に配置されるのが好ましい。但し、例外として、この種のセルが再初期化時の状態と異なる状態をとることもあり得る。その場合は、情況に応じてアログラミング電圧の印知が許可され得る。このような理由から、第5回に示すように、書込みパリデーション信号WEEXは済去パリデーション信号EEの印放は他のレジスタ(15、16)の状態にも受うようにするのが好ましい。これら他のレジスタは、書込みパリデーション信号及び構去パリデーション信号の抑止に対応する状態で電響への接続時に初期化される。第5回では、これら2つのレジスタ(15、16)の出力が央々再アログラマブルメモリ(5)の書込みパリデーション入力WEE及び消去パリデーションEE

チバイプレータ又はセルを含む。再初期化入力はこれらの レジスタの間で分配され、第5因に示したものと同じ組合 わせ回路(12)、即ち電源への接続時に自動再初期化信号を 受仗するか又はオペレーション中に再初期化要求信号を受 信する団路に兼鉄される。また、これらのレジスクのロー ディングは巫次的に実行され、装置のクロック(14)によっ て同期される。従って、処理装置はこれらレジスクの各々 もロードするために複数の命令を含むルーチンを実行しな ければならない。第5箇の場合と同様に、処理築置は、所 望の動作に必要なレジスタのローディングを行えるように レジスタ11、15、16のデータ入力に夫々接続された出力 (CYpp、CNE、CEE)を含む。また、各レジスタ毎に1つのロ ーディングコンフィギュレーションが、そのレジスタによっ て前悔される信号の印紅を許可する。即ち、レジスタ(11) の集会はアログラミング展形 Vapの自加、レジスタ (15)の 場合は普込みパリデーション信号NEの印加、又はレジスク (18)であれば消去パリデーション信号EEの印加を許可する。

そのために、第6回の実施例では各レジスタが異なる組合わせ回路に後収されている。レジスタ(11)に接続された 第1組合わせ回路(17)はアログラミング電圧を許可し、レ 特表平3-500944(10)

入力に保護されている。このような直接的情報は、背配レジスタの出力レベルが再プログラマブルメモリでの書込み又は消去のパリデーションに必要な入力レベルに対してコンパチブルな場合に実行される。これらのレベルがコンパチブルでない時は、レジスタの出力と再プログラマブルメモリの対応入力との間に交換器を具備する必要がある。書込み又は消去を実行しなければならない時は、処理装置がクロックと何期する出力(CVop)を介してレジスタ(11)のローディングを行い、このレジスタが即止手段(7)をプログラミング電圧印加許可状態に削削する。処理装置はこれと同時に、要求された動作に応じて、レジスタ(15及び/又は18)を書込み及び/又は消去パリデーション信号印加許可状態にロードする。処理装置(2)の出力(CNE、CEE)はそのためにレジスタ(15)及び(16)のデータ入力に失々複数される。

この実施例は特に有利である。なぜなら、レジスタの1 つが再初期化中に望ましくない状態をとることはあり得る が、試って総てのレジスタが望ましくないコンフィギュレ ーションをとるようなことは殆ど起こり得ないからである。 第6回は、レジスタ(11、15、16)が面列入力及び並列出

カチョするシフトレジスタであり、各々が非単一型のマル

ジスタ (15) に後続された第2組合わせ回路 (18) は書込みパ リデーション各号の印加を許可し、シジスク (18)に接続さ れた第3組合わせ回路は消去バリデーション信号の印加を 許可する。各組合わせ団路は、対応するレジスタが含むマ ルチパイプレータの数と同数の入力を含むだめ、成るレジ スタのネマルチパイプレータの状態が対応する場合わせ回 路に常時反映される。また、レジスタに対応する総合わせ 町株は出力が1つであり、この出力はこれによって制御さ れる算プログラマブルメモリの対応入力に接続される。こ の接続は信号がコンパチブルであれば直接的に実行され、 又は使号がコンパチブルでなければアグアタもしくは変換 各国路を介して実行される。例えば、この実施例では、レ ジスク(11)に传統された回路(17)の出力がアログラミング 電圧Vpp算止手段(7)の制御入力に提供される一方で、組合 わせ 町島 (18及び19)の出力が再プログラマブルメモリ(5) の書込みパリデーション入力及び消去パリデーション入力 に夫々官僚接続される。

実施例の1つは、組合わせ回路(17、18、19)を公知の執理機能、例えばOR、EXCLUSIVE OR等と組合わせて使用する。 第6回の装置は下記のように仮数する。まず、書込み要

待表平3-500944 (11)

求が出されたら、レジスタ (11)をアログラミング電圧 Ypp の印かが許可される状態に配置すると同時に、レジスタ (15)を書込みパリデーション信号 NEの印加を許可する状態にセットしなければならない。そのためにはこれらの多レジスタをロードするための特定のルーチンを実行する。また、演去動作を許可する場合は、アログラミング電圧 Ypp の印加を許可するレジスタ (11)及び済去パリテーション信号EEの印加を許可するレジスタ (16)を度次ロードしなければならない。

この場合は設置の信頼性が特に高いことがわかる。なぜなら、各レジスタの構成に必要なセルの数を指やすことによって、以った初期化によりこれらのセルが対応コマンドの許可に対応する状態に配置される事態が大幅に改善されるからである。

3つの異なるレジスタを含む第6図の実施例では、書込み、又は領去動作時に少なくとも2つのレジスタの適切な遊択及びローディンダが必要とされる。プログラミング電圧の印加を許可するレジスタ及び選択した動作のパリテーション信号に対応するレジスタを系統的に選択しなければならないのである。

行うのかによって異なる内容がロードされる。そのために、 処理装置(2)のローディング出力(CC)はレジスタ(20)の頂 列データ入力に使使されてる。

また、レジスタ (20)の再初期化は第6図の場合と同様に 実行される。即ちこの場合の再初期化も、供給電圧Vccの レベルに応じて応答する回路 (13)からの自動再初額化信号 の印制により電源への接続時に行われるか、又はシステム の正常な機能の間に再初期化合令RAZが助された時に行わ れる。この場合、組合わせ回路 (12)は論理 OR機能を実行し てこれら合令の一方又は他方を考慮できるようにする。

このシステムを使用するには、再プログラマブルメモリ (5)への介入の可能性の致と同数のルーナンをプログラム メモリに具備しなければならない。例えば、このメモリの 充金併去に対応するルーナン1つと、新しいデータの書込みに対応するルーナン1つと、新しいデータの書込みに対応するルーナン1つとを備えなければならない。

また、其アログラマブルメモリでの領去又は多込みを制 関する前記シフトレジスタのローディング方法は復々なも のが考えられる。

育道のごとく、アログラムメモリは複数の完全なルーチ

また、不得免性メモリの消去が全体的であるか又は部分 的であるかに応じて、これら四々のレジスタの出力状態を 特定的に組合わせる必要もあり得る。そのためには、これ らレジスクの各々を処理装置の異なる出力に提成するか又 は同じ出力に投送しなければならず、所定のプログラミン が操作に必要なレジスタのローディングを実行すべく一方 及び/又は倍方を超択する手及を具備しなければならない。

第7回の交形例では、我てのレジスタが単一のシフトレジスタ(20)を構成するように組合わせられており、このシフトレジスタがそのマルチバイブレータの数と同数の入力を有する組合わせ回路(21)に接載されている。この組合わせ回路は、アログラミング電圧Yppの印加を制御する1つの出力(210)と、書込みバリデーション信号EEを制御する1つの出力(211)と、済去バリデーション信号EEを制御する1つの出力(211)と、済去バリデーション信号EEを制御する1つの出力(212)とを含む。このような視途にすると、書込み又は消去離作を実行しなければならない時に単一のアドレス投定モードを使用するだけでレジスタ(20)を系統的にロードすることができる。その場合、前記レジスタには、再アログラマブルメモリ(5)に含まれている内容の書込み動作を行うのか又は貧配内容の全体的もしくは部分的消去を

ンを含み得、各ルーナンは再プログラマブルメモリ (5)で 実行されるべき特定の動作 (書込み、完全消去又は部分消去)に対応する。

以上世明してきた様々な実施例は、システムの再初期化 時の安全性が高く、不揮発性再アログラマブルメモリ(5) に配性されたデータの変更又は消去が回避される。いずれ の実施例を選択するかは、軽電の複雑さ及び/又は必要な 安全度に応じて決定する。

低し、処理装置が扱って不適切な時点でアドレススキップを行った場合には、前記種々の実施例でも非前側シーケンスによるプログラムの実行を防止することはできない。 使って、場合によっては再プログラマブルメモリ(5)の内容に設ましくない変更が生じ得る。

このような理由から、実施例の1つでは、処理数量のオペレーティングアログラムを記憶したメモリ(3)には、再アログラマブルメモリ(5)の書込み又は併去を可能にする 発金ルーチンを記憶しないようにする。このようにすれば、不適切な時点でアドレススキップが生起したとしても、処理数量が誘ってこの種の操作を命令することはあり得ない。

そのためには、再プログラマブルメモリ(5)の書込み又

は済去のルーチンを得発性メモリ(4)に書き込むことができるようにプログラムを作成する。このルーチンは、命令をデータ形態で前記録発性メモリに書き込む操作を含む。

総ての命令が提見性メモリ(4)に審弘立れると、メモリ
(3)に記憶されたアログラムが前記復見性メモリに審き込 まれたルーチンとスイッチされ、その結果このルーチンが 実行されるようになる。審込み又は消去が終わると、 揮見 性メモリ(4)に記憶されたルーチンのオーバーライディン グぼ去によって、メモリ(3)に記憶されたアログラムが再 び動作を朝御することになる。使って、育記ルーチンは実 行不可能になる。


この方法は、揮発性メモリ(4)がそのアログラムの実行 を許可した時にしか使用できないことがわかる。


この方法は、第8因及び第7図に基づいて説明した1つ又は複数のシフトレジスタのローディング用ルーチンを作成するために使用できるが、第1図~第5図の実施例で、プログラミング並びに得去及び/又は書込み命令の適用を順仰する復発性メモリに首記ルーチンより道かに簡単なルーチンをローディングする場合にも使用できる。


このように本先明は、再プログラマブルメモリ(5)を超


#### 转表平3-500944 (12)

理験室(2)によって完全に又は部分的に再プログラムできるあらゆるタイプのデータ処理設定に在めて簡単に使用することができ、またモノリシックもしくは非モノリシックシステムに適用できるように設計されている。本見明はより特定的には、モノリシック自動アログラマブルマイクロプロセッサ、即ち不揮発性メモリのプログラミング電圧 Vaoが汎用電圧供給源に基づいて供給されるため、電銀への接続時又は電圧切断時、並びに再初期化段階で安全性を関じる必要があるマイクロプロセッサに適用し待る。










LEASURETING AN AVAILABLE AS TO A SECOND TO



U3-A- 4831201 14-11-89  LD-A- 4631632 18-09-88 Interes  EP-A- 0255312 27-04-88 FR-A, 8 2563555 01-04-88  LD-A- 6310209 06-05-88  EP-A- 0270410 08-06-88 FR-A, 8 2565399 06-05-88  LD-A- 63132600 06-05-88  LD-A- 63132600 06-05-88  LD-A- 6313260 06-05-88  LD-A- 631764 07-05-89  LD-A- 8503583 15-08-85 U3-A- 6564096 17-02-87  AD-A- 9797225 27-00-85  AD-A- 9797225 27-00-87	-		Proces Bandly consider(r)	
EP-A- 025312 27-04-88 FR-A, 8 2569555 01-04-88 JP-A- 63102796 05-05-89 US-A- 6461541 07-09-89 FR-A, 8 2506199 05-05-98 JP-A- 63113200 06-05-89 JP-A- 63113200 06-05-89 US-A- 63137440 06-05-98 US-A- 6317744 06-05-98 US-A- 6317745 06-05-98 JP-A- 6317745 06-05-98 US-A- 6317745 0	US-A- 4592904	08-09-87		32-12-85 34-13-89
### 5102798 06-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05 05-05-05-05 05-05-05-05 05-05-05-05-05-05-05-05-05-05-05-05-05-0	J3-A- 4512632	16-09-66	Pene	
JP-A- 63133400 06-06-08 US-A- 4377940 08-06-09 40-A- 8501583 15-08-65 US-A- 4644494 17-02-07 AU-B- 348009 10-12-07 AU-A- 2917205 27-08-05 CA-A- 1237659 26-07-08	EP-A- 0265312	27-04-88	JP-A- 63102096	06-05-88
AU-8- 568009 10-12-27 AU-A- 3937235 27-09-85 6A-A- 1237695 25-07-82	EP-A- 0270410	D8-D6-88	JP-A- 63133400	04-06-68
FP-A- 0171418 19-02-85 JP-T- 61501176 12-06-66	HO-A- 8503583	15-09-65	AU-8- 568009 AU-A- 2937205 CA-A- 1239695 EP-A- 0371418	10-12-87 27-08-85 26-07-88 19-02-86

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☑ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.